序論：寫作是一種深度的自我表達。它要求我們深入探索自己的思想和情感，挖掘那些隱藏在內心深處的真相，好投稿為您帶來了一篇版圖設計論文范文，愿它們成為您寫作過程中的靈感催化劑，助力您的創作。

版圖設計論文:一種基于厚膜工藝的電路版圖設計

摘 要： 在電子線路版圖設計中，通常采用印刷線路板技術。如果結合厚膜工藝技術，可以實現元器件數目繁多，電路連接復雜，且安裝空間狹小的電路版圖設計。通過對3種不同電路版圖設計方案的理論分析，確定了惟一能滿足要求的設計方案。基于外形尺寸的要求，綜合考慮電路的性能和元件的封裝形式，通過合理的電路分割和布局設計，驗證了設計方案的合理性和可實現性。體現了厚膜工藝技術在電路版圖設計中強大的優越性，使一個按常規的方法無法實現的電路版圖設計問題迎刃而解。

關鍵詞： 電路版圖設計； 電路分割設計； 厚膜混合集成電路； 厚膜工藝

0 引 言

隨著電子技術的飛速發展，對電子設備、系統的組裝密度的要求越來越高，對電路功能的集成度、可靠性等都提出了更高的要求。電子產品不斷地小型化、輕量化、多功能化。除了集成電路芯片的集成度越來越高外，電路結構合理的版圖設計在體積小型化方面也起著舉足輕重的作用。

1 厚膜工藝技術簡述

厚膜工藝技術是將導電帶和電阻通過絲網漏印、燒結到陶瓷基板上的一種工藝技術[1]。

厚膜混合集成電路是在厚膜工藝技術的基礎上，將電阻通過激光精調后，再將貼片元器件或裸芯片裝配到陶瓷基板上的混合集成電路[2]。

厚膜混合集成電路基本工藝流程圖見圖1。

圖1 厚膜工藝流程圖

厚膜工藝與印制板工藝比較見表1。

2 電路版圖設計

2.1 設計要求

將電路原理圖（圖2，圖3）平面化設計在直徑為34 mm的PCB板上（對電路進行分析后無需考慮相互干擾），外形尺寸圖見圖4。其中：序列號及電源為需要引出的引腳。

表1 厚膜工藝與印制板工藝比較

圖2 原理圖（1）

圖3 原理圖（2）

圖4 外形尺寸圖

2.2 設計步驟

2.2.1 分類清點電路中的元器件數量

分類清點電路中的元器件數量見表2。

表2 元器件數量

2.2.2 確定電路設計方案

根據電路原理圖，對以下3個方案逐一進行分析：

（1） 方案1：在印制板上雙面布線

簡單計算一下各種元器件所占面積：貼片電阻電容：4.8×46=220.8 mm2；貼片二三極管：8.9×5=44.5 mm2；

貼片集成電路：77×3+72=303 mm2；貼片運算放大器：33.44×11=367.84 mm2；電 位 器： 38×4=152 mm2；晶振：16 mm2。

元器件的總面積：220.8+44.5+303+367.84+152+16=1 104.14 mm2≈11 cm2。

印制板的可利用面積（單面）：3.14×14.52=660.185 mm2≈6.6 cm2。

很顯然，利用雙面布局布線，印制板的面積遠遠滿足不了設計的需要。另外，印制板為圓形，元件布局時面積的利用率更低。所以僅僅利用印制板的面積來進行平面化設計，理論上不可行。

（2） 方案2：印制板上安裝雙列直插式厚膜電路模塊

采用厚膜工藝和印制板工藝相結合的方法進行布局布線。首先將電路原理圖進行合理分割，確定要利用厚膜工藝進行設計的那部分電路，剩余部分電路則布線到印制板上。用厚膜工藝的電路，在陶瓷基板上采用雙面布線，組裝貼片元器件，可以增大布線的面積。然而，為了和印制板結合起來，雙列直插式厚膜電路模塊的引出端數目需求較多，采用最多的引出腳數量，也滿足不了印制板與厚膜電路電連接的需要。

若采用裸芯片元件進行布線，則必須采用金屬全密封封裝。由于金屬外殼的存在，導致基片的面積變得更小，模塊的引出端數目隨之減少。另外，裸芯片的電路只能采用單面布線，這樣不能滿足元件放置的需要，更不可能實現布線的需求。

所以該方案也不可行。

（3） 方案3：印制板上安裝2個單列直插式厚膜電路模塊

由方案1和方案2得知：

（1） 必須在印制板上安裝厚膜電路模塊；

（2） 采用2個單列直插式厚膜電路模塊，且均采用雙面布線。

2個單列直插式厚膜電路模塊和1個雙列直插式模塊進行比較，雖然引出腳數目相等，但2個單列直插式電路比1個雙列直插式電路的布線面積增大了1倍。對于圓形的印制板，將2個厚膜電路模塊平行放置在直徑上和與直徑平行的最近位置，就可以保證厚膜電路模塊和印制板之間的過渡線數目最多，且高度不會超過允許高度。經驗證，這樣的布局達到了厚膜電路模塊和印制板上電路連接的需要，而且所有元件達到合理放置。

所以，方案3是可行的。

2.2.3 電路版圖設計過程[3?4]

根據印制板外形尺寸的要求，2個單列直插式厚膜電路模塊的陶瓷基片分別選用32 mm×16.5 mm×0.8 mm和30 mm×16.5 mm×0.8 mm兩種，根據電路的工作原理，對2個電路原理圖進行合理分割，可調元器件和大體積元件放置在印制板上，不可調部分分別放置在兩個陶瓷基片上，經過合理布圖，陶瓷基板上PCB圖分別見圖5，圖6。

圖5 厚膜電路1（正面和反面）

圖6 厚膜電路2（正面和反面）

紅色為一次導體，淺綠色為介質，深藍色，紅色為一次導體，湖藍色為介質，為二次導體，其余顏色為厚膜電阻，紫色為二次導體，其余顏色為厚膜電阻，共有13個引出腳。共有12個引出腳。

將兩個厚膜電路模塊按照厚膜電路的工藝進行封裝完成后，作為印制板上的兩個元器件，將其與厚膜電路模塊外的元件在印制板上進行布局布線設計，即可完成整個電路的版圖設計，并達到了設計要求。整個產品的印制板裝配圖見圖7。

圖7中，W1～W4為電位器，X為晶振，J1和J2分別為兩塊單列直插式厚膜電路模塊。C2為片式鉭電容，U7為SO?8集成電路，R*為片電容，其余為引出腳。

圖7 印制板裝配圖

3 結 語

在電路版圖的設計過程中，充分考慮到調試的需要，將需調試的元件和體積較大的元件放置在印制板上，無需調試的小體積元件放置在厚膜電路模塊里，使得僅利用印制板難以完成的布圖任務因巧妙利用厚膜工藝集成而大大縮小了產品的體積，從而實現了復雜電路體積小型化的目的，而且使產品美觀，調試方便。

厚膜技術從早期應用在航空航天、衛星通信等領域，發展到現在的汽車、家用電器、音響設備等工業領域，無不說明厚膜工藝技術有著很好的發展前景和實用價值。

版圖設計論文:《集成電路版圖設計》課程教學改革與探索

【摘要】《集成電路版圖設計》課程對微電子專業學生理解電路設計的概念和工藝技術的認識，起到承前啟后的作用，對此課程教學方法的研究有著重要的理論和現實意義。

【關鍵詞】集成電路版圖；教學方法；改革

集成電路版圖設計是集成電路設計的最終結果，版圖質量的優劣直接關系到整個芯片的性能和經濟性，因此，如何培養學生學好集成電路版圖設計技術，具備成為合格的版圖設計工程師的基本潛質，是擺在微電子專業老師面前的一個普遍難題。如何破解這個難題，我們做了以下探索。

一、突出實踐，理論配合

傳統的《集成電路版圖設計》課程采取理論教育優先，學生對于版圖的基本理論和設計規則非常熟悉，但動手實踐能力缺乏培養，往往在學生畢業后進入集成電路設計企業還需二次培訓版圖設計能力，造成了嚴重的人力資源浪費。這是由于沒有清晰的認識《集成電路版圖設計》課程的性質，造成對它的講授還是采取傳統教學方式：老師講，學生聽，偏重理論，缺乏實踐，影響到學生在工作中面臨實際設計電路能力的發揮。《集成電路版圖設計》是一門承接系統、電路、工藝、EDA技術的綜合性課程，如果按照傳統方式授課，課程的綜合性和實踐性無法得到體現，違背了課程應有的自身規律，教學效果和實用意義不能滿足工業界的要求。我們在重新思考課程的本質特點后，采取了實踐先行，理論配合的教學方法，具體如下：集成電路版圖是根據邏輯與電路功能和性能要求，以及工藝水平要求來設計光刻用的掩膜圖形，實現芯片設計的最終輸出。版圖是一組相互套合的圖形，各層版圖相應于不同的工藝步驟，每一層版圖使用不同的圖案來表示。我們首先講授版圖設計工具EDA軟件的使用，讓學生掌握EDA軟件的每一個主要功能，從圖形的選擇、材料的配置，讓學生從感性角度認識實際的版圖設計是如何開展的，每一個步驟是如何使用軟件完成的，整體芯片版圖設計的流程有哪些規定，學生此時設計的版圖可能不是很精確和完美，但學生對于什么是版圖和如何設計版圖有了初步的感性認識，建立起版圖設計的基本概念，對于后續的學習奠定了牢實的實踐基礎，此時再去講授版圖設計理論知識，學生更能理解深層的工藝知識和半導體理論，真正做到了知行合一，實踐先行的教育理念，對學生能力的培養大有裨益。

二、注重細節，加強引導

傳統方式講授《集成電路版圖設計》理論占大部分時間，學生知道二極管、晶體管、場效應管、電阻、電容等基本元器件的工作原理和構成要素，但是在版圖設計中，這些元器件為什么要這樣設計，其實內心中充滿著疑惑和不解。針對學生的疑惑，我們從工藝細節入手來解決這個問題。作為集成電路版圖設計者，首先要熟悉工藝條件和期間物理，才能確定晶體管的具體尺寸、連線的寬度、間距、各次掩膜套刻精度等。版圖設計的規則也是由工藝來確定的，掌握了工藝也就掌握了版圖設計的鑰匙。我們將通用工藝文件的每一條規則向學生講解，通用元器件的規則整理出它們的共性，最小寬度、長度、間距的尺寸提醒學生要記憶，不同芯片生產廠的工藝對比學習和研究，學生在這一系列規則的學習過程中，慢慢理解熟悉了工藝規則文件的組織構成及學習要點，能夠舉一反三的在不同工藝規則下，設計同一種元器件的版圖，即使電路元器件的數量巨大，電路拓撲關系復雜，在老師耐心的講解下，學生也能夠依據工藝規則設計出符合要求的版圖，這都是在理解了工藝規則細節的基礎上完成的。所以，關注細節，加強引導，是提高學生學習效果的一個重要方法。

三、完善考核機制，爭取比賽練兵

學生成績的提高，合理完善的考核機制不可或缺。以往《集成電路版圖設計》課程的考核主要是理論知識作業和課程報告，學生的學習效果和實際動手能力沒有得到考核，造成不能全面評價學生的學習成績。我們采取項目形式，全方位考核學生的學習效果。根據知識點，將通用模擬電路分成五大類，每個大類提取出經典的電路10種，使用主流芯片加工廠的生產工藝，由經驗豐富的老師把它們的版圖全部設計出來，作為庫單元放在服務器中供學生參考。在學生充分理解庫單元實例的基礎上，將以往設計的一些實用電路布置給學生，要求在規定的時間內，設計出合格的版圖，以此作為最終的考核結果。學生在學習課程期間，可以接觸到不同工藝、不同結構的多種類電路，而且必須在規定的時間內設計出版圖，這極大的促進了他們學習的積極性和時間觀念。學生在設計版圖的過程中，會遇到多種問題，他們會采取問老師答疑，和同學討論的多種方式解決，不僅能督促他們平時上課認真聽講，而且對遇到的問題也能多角度思考，最重要的是他們親自動手設計版圖，將工藝、電路、器件綜合考慮，在約定的時間內能力得到極大提高。老師根據學生上傳至服務器中設計的不同項目版圖打分，而且將每個項目的得分出具詳細的報告，對學生的成績進行點評。學生通過查閱報告，能夠知道課程學習的缺點和得分項，為下一次提高設計成績是一個很好的參考。除了日常學習設計版圖項目，學生可以爭取參加微電子專業的一些比賽，通過比賽體會一些具有挑戰性的版圖設計項目，來提高學生在實際場景下如何發揮設計能力和項目組織能力，為他們未來進入職場從事版圖設計工作奠定堅實的專業能力和實際解決問題能力。

四、總結

《集成電路版圖設計》課程是一門兼具理論基礎和實踐鍛煉想結合的課程，對它的講授不僅需要扎實的理論基礎，還需合理的實踐環節配合，才能取得良好的教學效果。

版圖設計論文:微電子專業集成電路版圖設計的教學研究

摘要：集成電路版圖設計涵蓋了微電子學、電路理論、計算機圖形學等諸多學科的基礎理論，這是微電子學專業的辦學重要特色和人才培養重點方向。以CMOS反相器和基本MOS差分放大器為例，介紹了集成電路版圖設計的教學內容。學生通過集成電路版圖設計的教學環節，鞏固了專業課程的理論知識，提高了集成電路設計的實踐能力。

關鍵詞：集成電路設計；版圖；CMOS

集成電路（Integrated Circuit）產業是典型的知識密集型、技術密集型、資本密集和人才密集型的高科技產業，是關系國民經濟和社會發展全局的基礎性、先導性和戰略性產業，是新一代信息技術產業發展的核心和關鍵，對其他產業的發展具有巨大的支撐作用。經過30多年的發展，我國集成電路產業已初步形成了設計、芯片制造和封測三業并舉的發展格局，產業鏈基本形成。但與國際先進水平相比，我國集成電路產業還存在發展基礎較為薄弱、企業科技創新和自我發展能力不強、應用開發水平急待提高、產業鏈有待完善等問題。在集成電路產業中，集成電路設計是整個產業的龍頭和靈魂。而我國集成電路設計產業的發展遠滯后于計算機與通信產業，集成電路設計人才嚴重匱乏，已成為制約行業發展的瓶頸。因此，培養大量高水平的集成電路設計人才，是當前集成電路產業發展中一個亟待解決的問題，也是高校微電子等相關專業改革和發展的機遇和挑戰。[1-4]

一、集成電路版圖設計軟件平臺

為了滿足新形勢下集成電路人才培養和科學研究的需要，合肥工業大學（以下簡稱“我校”）從2005年起借助于大學計劃，和美國Mentor Graphics公司、Xilinx公司、Altera公司、華大電子等公司合作建立了EDA實驗室，配備了ModelSim、IC Station、Calibre、Xilinx ISE、Quartus II、九天Zeni設計系統等EDA軟件。我校相繼開設了與集成電路設計密切相關的本科課程，如集成電路設計基礎、模擬集成電路設計、集成電路版圖設計與驗證、超大規模集成電路設計、ASIC設計方法、硬件描述語言等。同時對課程體系進行了修訂，注意相關課程之間相互銜接，關鍵內容不遺漏，突出集成電路設計能力的培養，通過對課程內容的精選、重組和充實，結合實驗教學環節的開展，構成了系統的集成電路設計教學過程。[5，6]

集成電路設計從實現方法上可以分為三種：全定制（full custom）、半定制（Semi-custom）和基于FPGA/CPLD可編程器件設計。全定制集成電路設計，特別是其后端的版圖設計，涵蓋了微電子學、電路理論、計算機圖形學等諸多學科的基礎理論，這是微電子學專業的辦學重要特色和人才培養重點方向，目的是給本科專業學生打下堅實的設計理論基礎。

在集成電路版圖設計的教學中，采用的是中電華大電子設計公司設計開發的九天EDA軟件系統（Zeni EDA System），這是中國唯一的具有自主知識產權的EDA工具軟件。該軟件與國際上流行的EDA系統兼容，支持百萬門級的集成電路設計規模，可進行國際通用的標準數據格式轉換，它的某些功能如版圖編輯、驗證等已經與國際產品相當甚至更優，已經在商業化的集成電路設計公司以及東南大學等國內二十多所高校中得到了應用，特別是在模擬和高速集成電路的設計中發揮了強大的功能，并成功開發出了許多實用的集成電路芯片。

九天EDA軟件系統包括ZeniDM（Design Management）設計管理器，ZeniSE（Schematic Editor）原理圖編輯器，ZeniPDT（physical design tool）版圖編輯工具，ZeniVERI（Physical Design Verification Tools）版圖驗證工具，ZeniHDRC（Hierarchical Design Rules Check）層次版圖設計規則檢查工具，ZeniPE（Parasitic Parameter Extraction）寄生參數提取工具，ZeniSI（Signal Integrity）信號完整性分析工具等幾個主要模塊，實現了從集成電路電路原理圖到版圖的整個設計流程。

二、集成電路版圖設計的教學目標

根據培養目標結合九天EDA軟件的功能特點，在本科生三年級下半學期開設了為期一周的以九天EDA軟件為工具的集成電路版圖設計課程。

在集成電路版圖設計的教學中，首先對集成電路設計的一些相關知識進行回顧，介紹版圖設計的基礎知識，如集成電路設計流程，CMOS基本工藝過程，版圖的基本概念，版圖的相關物理知識及物理結構，版圖設計的基本流程，版圖的總體設計，布局規劃以及標準單元的版圖設計等。然后結合上機實驗，講解Unix和Linux操作系統的常用命令，詳細闡述基于標準單元庫的版圖設計流程，指導學生使用ZeniSE繪制電路原理圖，使用ZeniPDT進行NMOS/PMOS以及反相器的簡單版圖設計。在此基礎上，讓學生自主選擇一些較為復雜的單元電路進行設計，如數據選擇器、MOS 差分放大器電路、二四譯碼器、基本RS觸發器、六管MOS 靜態存儲單元等，使學生能深入理解集成電路版圖設計的概念原理和設計方法。最后介紹版圖驗證的基本思想及實現，包括設計規則的檢查（DRC），電路參數的檢查（ERC），網表一致性檢查（LVS），指導學生使用ZeniVERI等工具進行版圖驗證、查錯和修改。

版圖設計論文:基于平衡技術的微帶低通濾波器版圖優化設計

摘要：微帶線結構的不連續性，使反射損耗和插入損耗較大，影響濾波器性能。利用平衡法提升濾波器并聯分支中較低的特性阻抗，達到降低微帶線寬度的目的，從而均衡整個濾波器的寬度，使版圖仿真優化。以一個5階切比雪夫微帶低通濾波器設計為例，仿真結果表明，濾波器通帶內反射損耗從-9.566 dB降低到-15.837 dB，插入損耗從0.679 dB降低到0.322 dB，與直接采用Richards變換和Kuroda規則設計微帶低通濾波器相比，該方法能縮短濾波器設計周期，獲得滿意的濾波器性能。

關鍵詞：低通濾波器； 微帶線； 平衡技術； 版圖優化

收稿日期：20110911微帶濾波器是無線通信的重要部件。隨著無線通信系統的發展，加速了微帶濾波器的研究進程，發明許多Q值適中、重量輕、穩定性好的微帶濾波器。計算機輔助設計軟件的出現，使設計者在設計過程中避免繁雜的計算過程,提高復雜電路設計效率，縮短設計周期。設計者通常運用Richards變換與Kuroda規則設計微帶低通濾波器［13］。該方法設計的濾波器在接頭處會由于相鄰耦合線線寬不同產生不連續性，使插入損耗較大，不滿足一些射頻通信的要求。為了解決此問題，采用電磁帶隙結構與高低阻抗線結合的方法，改善了通帶性能，但阻帶性能變差，體積變大［4］。運用分形技術設計高低阻抗濾波器取得了一定的效果，但設計方法復雜，對于加工精度要求較高［5］。

本文提出一種采用平衡技術優化微帶低通濾波器版圖的方法，并以5節切比雪夫微帶低通濾波器為例，通過在低特性阻抗并聯傳輸線節點處再并聯相同長度的微帶線，修改兩條微帶線特性阻抗為原來的兩倍達到優化版圖的目的。原理圖仿真和版圖仿真均驗證了該方法的可行性。該方法簡單易行，只需使用ADS軟件就能方便修改，并且可以用于帶阻濾波器等其他微帶結構的濾波器，具有良好的應用前景。

1平衡技術設計原理

使用Richards變換和Kuroda規則設計微帶濾波器，所得串并聯傳輸線長度理論上是相同的。選取各支節傳輸線長度l為截止頻率下波長的1／8，由終端開路傳輸線阻抗分布表達式：Zin（l）=-jZ0tan β1(1)式中：傳播常數β=2π／λ；Z0為特性阻抗。將l=λ／8帶入式（1）可得：Zin（l）=-jZ0(2)若傳輸線長度l保持不變，使兩條特性阻抗Z0相同長度l相等的終端開路傳輸線并聯于同一點，則其輸入阻抗會減半為Z0／2；反之，將兩段并聯終端開路傳輸線特性阻抗提高1倍并聯于同一點且保持傳輸線長度l不變，則輸入阻抗保持不變為Z0。

由以上推導可知，用平衡技術修改濾波器并聯終端開路傳輸線不影響各節的輸入阻抗。

2用Richards變換、Kuroda規則設計微帶低通濾波器由于當頻率較高時電感和電容應選的元件值過小，由于寄生參數的影響，如此小的電感和電容已經不能再使用集中參數元件并且工作波長與濾波器元件的物理尺寸相近，濾波器元件之間的距離不可忽視，需要考慮分布參數效應［67］。基于以上原因，設計者先設計出有電感、電容組成的集中參數濾波器，然后運用Richards變換和Kuroda規則轉換為合適的微帶濾波器結構。

本文設計的微帶低通濾波器指標如下：

截止頻率為f0=3 GHz，通帶內波紋為0.5 dB，在2倍截止頻率處具有不小于40 dB的帶外衰減，輸入/輸出阻抗為50 Ω。基板厚度H=0.762 mm，基板相對介電常數Er=3.66，磁導率μ=1 H/M，金屬電導率為5.88 mS/m，封裝高度Hu=1.0+33 mm,金屬層厚度T=0.035 mm。

通過計算選用5階切比雪夫微帶低通濾波器模型進行設計［8］。電路原理及其仿真結果如圖1所示。

圖1微帶低通濾波器原理電路及仿真結果由圖可以看出串聯和并聯的微帶線長度均為λ／8，而寬度與特性阻抗大小相關。

由于原理圖仿真是在理想條件下進行的，而實際的電路板需要考慮耦合和干擾等因素的影響。ADS版圖仿真是采用矩量法進行電磁仿真，對版圖的仿真結果更符合電路實際情況［8］。圖1所示的濾波器原理圖對應的版圖結構及仿真結構如圖2所示。

圖2微帶低通濾波器版圖結構及仿真結果3用平衡技術設計微帶低通濾波器

由于微帶傳輸線的特性阻抗越高，傳輸線的寬度就越窄。反之，阻抗越低，寬度就越寬。從第2節中的濾波器原理圖可看出，TL3和TL5兩段并聯的微帶線，他們的寬度比較寬即特性阻抗偏大，使用平衡技術，在TL3并聯點處再并聯一根相同長度的終端開路微帶線，將兩根線的特性阻抗擴大為原來的2倍，并運用ADS軟件中的LineCalc工具推算出線的寬度W。對于TL5用同樣的方法設計。電路原理及仿真結果如圖3所示。

圖3改進后微帶低通濾波器原理電路及仿真結果圖3所示的濾波器原理圖對應的版圖結構及仿真結構如圖4所示。

圖4改進后微帶低通濾波器版圖結構及仿真結果由圖1和圖3的原理圖仿真結果可以看出，優化前的反射損耗，插入損耗與優化后的數值幾乎相同。這與使用平衡技術修改原理圖后不改變原有濾波器阻抗的結論相一致。

由圖2和圖4的版圖仿真結果可以看出，通帶內反射損耗由-9.566 dB降低到-15.837 dB，插入損耗由0.679 dB降低到0.322 dB。

可以看出，運用平衡技術均衡微帶低通濾波器微帶線寬度后，使通帶內反射損耗明顯改善，插入損耗明顯降低，達到了性能指標。證明了該方法的有效性。

4結語

本文提出一種用平衡技術優化微帶低通濾波器版圖的方法，討論了平衡技術的設計原理，并以一個5階切比雪夫微帶低通濾波器設計為例，仿真結果表明此濾波器版圖仿真性能優于傳統方法設計的微帶濾波器。該方法簡單易行，只需使用ADS軟件就能方便修改，并且可以用于帶阻濾波器等其他微帶結構的濾波器，有效地縮短了設計周期，具有良好的應用前景。

版圖設計論文:引入CDIO模式的《集成電路版圖設計》課程開發實踐

摘要：伴隨著高等職業院校的教育改革，將CDIO的教育模式引入到《集成電路版圖設計》教學開發中。鑒于CDIO教育理念的先進性、教學層面的系統性及其廣泛的適應性，對《集成電路版圖設計》課程進行了重新設計。本文從引入CDIO教育模式的必要性與必然性的分析到課程評估的結論，闡述了該課程設計開發的整個過程。

關鍵詞：CDIO；高職教育；集成電路版圖設計；課程開發

CDIO是基于項目學習的一種模式，是工科教育“做中學”的一種。CDIO代表構思（Conceive）、設計（Design）、實施（Implement）、運作（Operate），它以工程項目生命周期為載體，培養學生的學術知識、職業道德和運用知識解決問題的能力、終生學習能力、團隊交流能力和大系統掌控能力。此教育模式是由麻省理工學院（MIT）和瑞典皇家工學院等發起，現已運用到幾十個大學的眾多專業，并獲得產業界認可。

高職教育改革及引入CDIO教育模式的必要性與必然性

高等教育是在完成中等教育的基礎上進行的專業教育，是培養高級專門人才的社會活動。職業教育是對受教育者施以從事某種職業所必需的知識與技能的訓練，因此，職業教育亦稱職業技術教育或實業教育。“高等職業教育”是“高等”與“職業教育”兩個概念的復合。

我國高等職業教育的人才培養目標從開始提出的“技術型人才”、“應用型人才”，到后來的“實用型人才”，再到現在提出的“高技能人才”，多年來一直處于變化不定之中。高職培養的人才類型是實用型、應用型，與普通高等教育培養的人才是有差異的。所謂高技能人才，工作內涵是將成熟的技術和管理規范轉變為現實的生產和服務，工作場合和崗位是基層第一線。

蘇州工業園區職業技術學院的辦學理念為“企業的需要，我們的目標；學生的需求，我們的追求”。近些年，我們在專業建設和課程教學改革方面做了許多探索，協助畢業生提高就業信心，實現優質就業，傳統教育下的畢業生上崗適應慢，溝通能力差，動手能力弱，缺乏團隊合作經驗，缺少創新精神和創新能力、職業道德、敬業精神等人文素質薄弱，頻繁“跳槽”等，而這些都難以符合現代企業的需要。教育模式的改革勢在必行，而CDIO教育模式恰恰有針對性地對傳統教學中存在的諸多弊端做出了全面、系統的指導，CDIO教育模式引領了高等職業教育改革的必然性。

應用CDIO模式開發《集成電路版圖設計》課程

（一）《集成電路版圖設計》的課程理念與思路

《集成電路版圖設計》課程是一門實踐性很強的課程，針對課程特點，課程設計的基本思路是從崗位實際需求出發，從培養學生學習興趣入手，在傳授知識過程中重視能力培養，強化學生的自學能力和分析、解決問題的能力。具體做法是：

全程實施項目教學 本課程圍繞多個相對獨立的案例展開。案例的選擇強調源于工程實際，注重內容的代表性、針對性、實用性以及先進性，理論知識的選擇以“必需，夠用”為原則。教學實踐表明，案例教學使教學內容直觀、具體、形象，易于接受，也使教學內容與工程實際及職業崗位緊密聯系，有利于課內知識向工程實際拓寬、技術知識向工程實踐遷移，從而有力促進了學生職業能力的發展。

全程實施情境式教學 本課程改變了將理論與實訓分開的傳統模式，在教學中設計了8個學習情境，每個情境都以相應的工業案例為主線，按照“資訊決策計劃實施檢查評價”的流程授課，使學員在學中做、做中學，以提高IC版圖設計技能訓練的水平。同時，通過情境式教學，學生的學習興趣和參與度大大提高，不僅培養了團隊合作精神和溝通能力，還培養了學生的組織協調能力。

小班互動式教學 為達到更好的教學效果，本課程采用24人小班制教學，全程在實訓室教學。根據教學內容采取“先講，后練”、“邊講，邊練”、“先練，后講”等方法，從第一次課開始就設置實訓操作內容，調動學生的主觀能動性，增加師生互動性。

企業實訓 通過校企合作建設校外實訓基地的方式，安排學生到專業設計公司進行實訓，擴展學生的知識面和工程認識，同時，提高學生對項目整個流程的認知，提高學生的抗壓力，對職業道德和敬業精神的培養具有實踐意義。

（二）《集成電路版圖設計》之課程標準

《集成電路版圖設計》課程標準涉及四個方面內容。

專業知識設計 專業知識方面圍繞IC版圖設計職業標準所要求的必要的基礎知識和基本技能把本課程的內容分成多個模塊：基礎模塊（系統操作部分）、應用模塊（軟件使用部分）、 基本技能訓練模塊（基本單元的版圖設計）、技能提升模塊（整體布局與項目掌控）等4個模塊包含了8個情境。具體內容包括：Linux基礎、版圖識讀與電路提取、design rule簡表整理、繪制符合design rule的NAD2/NOR2版圖、DRC及LVS驗證及沖突識別和修改、standard cell的框架結構制定、standard cell版圖設計、芯片CD4013的版圖設計等，每一個情境都對應了某個特定崗位的部分工作內容。這些情境不僅可提供學生對崗位的認知機會，同時，也可激發自主學習的能動性和積極性。

個人職業技能和職業道德培養 在教學中注重對學生職業技能培養的同時也加強對學生職業道德的養成，用企業對員工的標準來要求學生進行實訓，采用定期上交項目總結報告和分組進行項目實施進度報告等方式，為學生今后在企業的發展奠定基礎。

團隊意識的培養 能夠快速地融入一個集體當中是從事設計與研發人員必備的能力，而常常被教育者和學生所忽視，因為傳統的教育方式更多地關注對單獨個體培養的成效，而實際工作中“獨自作戰”的時代過去了，取而代之的是團隊合作，絕大多數的設計工作需要一個團隊協作完成，所以這時人際交往就凸顯其重要性。在教學中，我們讓學生意識到團隊協作的重要性和必要性，并在實訓過程中從點滴做起，讓學生具有團隊合作的意識，如文件夾命名方式、文件管理等采取利于團隊完成項目的方式進行設置。

《集成電路版圖設計》課程的CDIO系統的搭建 《集成電路版圖設計》課程的CDIO系統按照下面的框架完成了搭建任務，如表1所示。

（三）《集成電路版圖設計》課程CDIO系統的具體實施

我們在CDIO教學大綱的指導下，對《集成電路版圖設計》課程進行設計如下：本課程以源于企業真實的項目（如design rule簡表整理，見表2）為載體，將所有需要學習和掌握的內容都圍繞該項目設計，形成一個整體。緊緊圍繞知識體系教學專業技能提升職業道德養成主線組織教學，快樂教學、快樂學習，引導學生主動學、能做事、會做人。

本課程特色 （1）雙語教學，強化應用，適應外企工作。 教師采用雙語教學課件與講義，用兩種語言進行教學，學生采用兩種語言進行作業，從而強化專業詞匯的學習，為適應全英文的工作環境打下了良好的基礎。（2）按企業標準建設，內容先進、實用。采用了與眾多研發設計公司一致的SUN工作站，建立以UNIX/LINUX系統為基礎的網絡，安裝版圖設計普遍使用的Cadence工具軟件。（3）企業項目實訓。以企業的研發項目（Reverse、design rule簡表整理；DRC及LVS驗證及沖突識別和修改、standard cell庫的建立、芯片CD4013設計等）為載體，在真實的環境（按照企業標準進行實訓室配置）下，完成生產性實訓任務，完成課程開發教學任務的教師具有多年在外企研發設計的工程背景，學生完成工學結合的作品符合企業設計需要。（4）綜合全面的評價體系。理論與實踐評價結合，技能訓練與表達訓練結合，校內教師評價與企業評價結合，學生的自評與互評結合。評價方面包括學習態度、5S素養、項目報告的書寫、項目匯報、實踐考核和理論考試（按版圖設計職業標準四級難度要求隨機從題庫抽取試題）。（5）增強教師的教學技能。中青年教師、工程師都有學院內部培訓課程和企業項目參與的經驗，并且要求每年都要開新課和實驗、訓練項目。每個月都有業務和管理能力評價和學期段考核。參加過的培訓都要有項目報告和培訓體驗交流。在實行課程輪換的同時，實行崗位輪換，使教師熟悉專業核心技術并有扎實的基本功。專業教師通過深入企業和承當企業培訓等途徑，促使教學與生產實際結合。倡導教師既是講師、又是實訓指導教師，還是培訓師和項目工程師，促進“雙師型”教師培養。組織教師參加行業比賽，掌握行業的發展動向和需求，客觀評價教師的技能水平。

課程質量監控體系的建立 教學質量的好與壞，不單是從學生的考核成績上來評價，還在學院內設立了專門的教學監管體系，督導組會不定期地進行課堂教學的抽查與監管。更重要的是畢業的學生受到企業的好評，這是對我們課程質量最客觀的評價。

課程評估

（一）基本達到預期目的

經過多年的教學實踐，CDIO教學模式在《集成電路版圖設計》課程中已初見成效，不僅學生在學習過程中表現出很高的積極性，參加職業資格認證測試的微電子專業的學生全部取得了集成電路版圖設計師四級職業證書，通過對2008屆、2009界畢業生就業調查，我院微電子類專業的畢業生，被蘇州工業園區、蘇州新區多家知名外企爭相錄用，就業率達100%。這些企業普遍認為我院的學生工作上手快，適應能力強，擔任技術員及助理工程師以上崗位的占75%左右，不少學生已升任工程師助理及工程師。

（二）改進方向和途徑

配合微電子專業建設，進行課程教學改革，使我們培養出來的學生全方位發展，符合企業的需求，不是單搞課程的開發，而是要建立起貫通的課程體系，從研發到制造，把先進的CDIO教學模式合理運用到自己的教學實踐中去，不能機械地照搬照抄；要針對學生的實際水平和教學內容，提供知識供學生學習。要加強與企業的合作，緊隨行業技術的更新步伐，及時更新案例項目。

CDIO教育模式的先進性、普遍實用性是毋庸置疑的，許多學院結合本校和行業特點都探索出新的模式。我們借鑒新加坡南洋理工學院教學模塊化的成功案例，利用CDIO教育模式對《集成電路版圖設計》課程進行開發，對高等職業教育的課程改革有一定的指導和借鑒作用。

版圖設計論文:基于九天EDA系統的全定制版圖設計

摘要：以反相器等基本單元版圖設計為基礎，利用華大電子推廣的九天EDA系統軟件，采用0.6um硅柵CMOS工藝，按照全定制集成電路的后端設計流程，即基本單元建立、版圖布局布線以及版圖驗證對用于數據采集的D觸發器進行版圖設計。其中著重對數字電路基本邏輯門版圖設計技術進行了探討。此版圖已用于相關芯片的設計中，結果表明通過該軟件系統設計的D觸發器完全符合設計要求。

關鍵詞：版圖設計；九天EDA系統；D觸發器

1引言

集成電路（Integrated Circuit，IC）把成千上萬的電子元件包括晶體管、電阻、電容甚至電感集成在一個微小的芯片上。集成電路版圖設計的合理與否、正確與否直接影響到集成電路產品的最終性能[1]。目前，集成電路版圖設計的EDA （ Electronic Design Automation）工具較多，但主流的集成電路版圖設計的EDA工具價格昂貴，而我國自主開發的九天EDA系統，具有很高的性價比，為我們提供了理想的集成電路設計工具。

2基本概念

2.1 版圖

版圖是將三維的立體結構轉換為二維平面上的幾何圖形的設計過程，是一組相互套合的圖形，各層版圖相應于不同的工藝步驟，每一層版圖用不同的圖案來表示。它包括了電路尺寸、各層拓撲定義等器件的相關物理信息，是設計者交付給代工廠的最終輸出。

2.2 版圖設計

它將電路設計中的每一個元器件包括晶體管、電阻、電容等以及它們之間的連線轉換成集成電路制造所需要的版圖信息。主要包括圖形劃分、版圖規劃、布局布線及壓縮等步驟[2]。版圖設計是實現集成電路制造的必不可少的環節，它不僅關系到集成電路的功能是否正確，而且會在一定程度上影響集成電路的性能、面積、成本與功耗及可靠性等[3]。版圖設計是集成電路從設計走向制造的橋梁。

2.3 集成電路版圖實現方法

集成電路版圖實現方法可以分為全定制（Full-Custom）設計和半定制（Semi-Custom）設計[4]。半定制設計方法包括門陣列設計方法、門海設計方法、標準單元設計方法、積木塊設計方法及可編程邏輯器件設計方法等。全定制設計方法是利用人機交互圖形系統，由版圖設計人員從每一個半導體器件的圖形、尺寸開始設計，直至整個版圖的布局和布線。全定制設計的特點是針對每一個元件進行電路參數和版圖參數的優化，可以得到最佳的性能以及最小的芯片尺寸，有利于提高集成度和降低生產成本。隨著設計自動化的不斷進步，全定制設計所占比例逐年下降[5]。

3九天EDA系統簡介

華大電子推廣的應用的九天EDA系統是我國自主研發的大規模集成電路設計EDA工具，與國際上主流EDA系統兼容，支持百萬門級的集成電路設計規模，可進行國際通用的標準數據格式轉換，它已經在商業化的集成電路設計公司以及東南大學等國內二十多所高校中得到了應用，特別是在模擬和高速集成電路的設計中發揮了作用，成功開發出了許多實用的集成電路芯片[6]。其主要包括下面幾個部分[7]：ZeniSE（ Schematic Editor）原理圖編輯工具，它可以進行EDIF格式轉換，支持第三方的Spice仿真嵌入； ） ZeniPDT （ Physical Design Tool）版圖編輯工具；它能提供多層次、多視窗、多單元的版圖編輯功能，同時能夠支持百萬門規模的版圖編輯操作；ZeniVERI （ Physical Design Verification Tools）版圖驗證工具它可以進行幾何設計規則檢查（DRC） 、電學規則檢查（ ERC） 及邏輯圖網表和版圖網表比較（LVS）等。

版圖設計用到的工具模塊是ZeniPDT，它具備層次化編輯和在線設計規則檢查能力，并提供標準數據寫出接口。其設計流程如圖1所示[8]，

4設計實例

任何一個CMOS數字電路系統都是由一些基本的邏輯單元（非門、與非門、或非門等）組成，而基本單元版圖的設計是基于晶體管級的電路圖設計的。因而在版圖設計中，主要涉及到如何設計掩膜版的形狀、如何排列晶體管、接觸孔的位置的安排以及信號引線的位置安排等。以下以一個用于數據采集的D觸發器為例進行設計。

4.1 D觸發器電路圖及工作原理

D觸發器電路圖，如圖2所示，此電路圖是通過九天EDA系統工具的ZSE模塊構建的，其基本工作原理是：首先設置CLB=1。當時鐘信號CLK=0時，DATA信號通過導通的TG1進入主寄存器單元，從寄存器由于TG4的導通而形成閉合環路，鎖存原來的信號，維持輸出信號不變。當CLK從0跳變到1時，主寄存器單元由于TG2的導通而形成閉合回路，鎖存住上半拍輸入的DATA信號，這個信號同時又通過TG3經一個與非門和一個反相器到達Q端輸出。當CLK再從1跳變到0時，D觸發器又進入輸入信號并鎖存原來的輸出狀態。對于記憶單元有時必須進行設置，電路中的CLB信號就擔當了觸發器置0 的任務。當CLB=0時，兩個與非門的輸出被強制置到1，不論時鐘處于0還是1，輸出端Q均被置為0。

4.2 D觸發器子單元版圖設計

圖2所示的D觸發器由五個反相器、兩個與非門、兩個傳輸門和兩個鐘控反相器組成。選擇適當的邏輯門單元版圖，用這些單元模塊構成D觸發器。

對于全定制的集成電路版圖設計，需要工作平臺，包括設計硬件、設計使用的EDA軟件以及版圖設計的工藝文件和規則文件。此D觸發器的設計硬件是一臺SUN Ultra10工作站，設計軟件是九天EDA系統，采用0.6um硅柵CMOS工藝。

CMOS反相器是數字電路中最基本單元，由一對互補的MOS管組成。上面為PMOS管（負載管），下面為NMOS管（驅動管）。由反相器電路的邏輯“非”功能可以擴展出“與非”、“或非”等基本邏輯電路，進而得到各種組合邏輯電路和時序邏輯電路。

在電路圖中，各器件端點之間所畫的線表示連線，可以用兩條線的簡單交叉來表示。但對于具體的物理版圖設計，必須關心不同連線層之間物理上的相互關系。在硅CMOS工藝中，不能把N型和 P型擴散區直接連接。因此，在物理結構上必須有一種實現簡單的漏極之間的連接方法。例如，在物理版圖中至少需要一條連線和兩個接觸孔。這條連線通常采用金屬線。可得如圖3（a）所示的反相器的局部的符號電路版圖。同理，可以通過金屬線和接觸孔制作MOS管源端連接到電源VDD和地VSS的簡單連線，如圖3（b）所示。電源線和地線通常采用金屬線，柵極連接可以用簡單的多晶硅條制作。圖3（c）給出了最后的符號電路版圖。

通過九天版圖設計工具繪制的反相器版圖如圖4所示。其他基本單元的版圖可依此建立。

4.3 D觸發器版圖設計

先建立一個名為DFF的庫，然后把建立的各個單元版圖保存在DFF庫中，同時在庫中建立名為dff的新單元。調用各子單元，并進行相應D觸發器的版圖布局，接著就是單元間的連線。主要用到的層是金屬1、金屬2和多晶硅進行連接布線。接觸孔是用來連接有源區和金屬1，通孔用來連接金屬1和金屬2，多晶硅和多晶硅以及相同層金屬之間可以直接連接。版圖設計完成后，再利用版圖驗證工具ZeniVERI對該版圖進行了版圖驗證。最后，經過驗證后D觸發器的版圖如圖5所示。

5結語

在分析CMOS 0.6um設計規則和工藝文件后，采用九天EDA系統，以D觸發器為例進行了版圖設計。實踐表明，九天EDA系統工具具有很好的界面和處理能力。該版圖已用于相關芯片的設計中，設計的D觸發器完全符合設計要求。

版圖設計論文:企業版圖設計教學與實踐

一、企業對IC版圖設計的要求分析

集成電路設計公司在招聘版圖設計員工時，除了對員工的個人素質和英語的應用能力等要求之外，大部分是考查專業應用的能力。一般都會對新員工做以下要求：熟悉半導體器件物理、CMOS或BiCMOS、BCD集成電路制造工藝；熟悉集成電路（數字、模擬）設計，了解電路原理，設計關鍵點；熟悉Foundry廠提供的工藝參數、設計規則；掌握主流版圖設計和版圖驗證相關EDA工具；完成手工版圖設計和工藝驗證[1，2]。另外，公司希望合格的版圖設計人員除了懂得IC設計、版圖設計方面的專業知識，還要熟悉Foundry廠的工作流程、制程原理等相關知識[3]。正因為其需要掌握的知識面廣，而國內學校開設這方面專業比較晚，IC版圖設計工程師的人才缺口更為巨大，所以擁有一定工作經驗的設計工程師，就成為各設計公司和獵頭公司爭相角逐的人才[4，5]。

二、針對企業要求的版圖設計教學規劃

1.數字版圖設計。數字集成電路版圖設計是由自動布局布線工具結合版圖驗證工具實現的。自動布局布線工具加載準備好的由verilog程序經過DC綜合后的網表文件與Foundry提供的數字邏輯標準單元版圖庫文件和I/O的庫文件，它包括物理庫、時序庫、時序約束文件。在數字版圖設計時，一是熟練使用自動布局布線工具如Encounter、Astro等，鑒于很少有學校開設這門課程，可以推薦學生自學或是參加專業培訓。二是數字邏輯標準單元版圖庫的設計，可以由Foundry廠提供，也可由公司自定制標準單元版圖庫，因此對于初學者而言設計好標準單元版圖使其符合行業規范至關重要。2.模擬版圖設計。在模擬集成電路設計中，無論是CMOS還是雙極型電路，主要目標并不是芯片的尺寸，而是優化電路的性能，匹配精度、速度和各種功能方面的問題。作為版圖設計者，更關心的是電路的性能，了解電壓和電流以及它們之間的相互關系，應當知道為什么差分對需要匹配，應當知道有關信號流、降低寄生參數、電流密度、器件方位、布線等需要考慮的問題。模擬版圖是在注重電路性能的基礎上去優化尺寸的，面積在某種程度上說仍然是一個問題，但不再是壓倒一切的問題。在模擬電路版圖設計中，性能比尺寸更重要。另外，模擬集成電路版圖設計師作為前端電路設計師的助手，經常需要與前端工程師交流，看是否需要版圖匹配、布線是否合理、導線是否有大電流流過等，這就要求版圖設計師不僅懂工藝而且能看懂模擬電路。3.逆向版圖設計。集成電路逆向設計其實就是芯片反向設計。它是通過對芯片內部電路的提取與分析、整理，實現對芯片技術原理、設計思路、工藝制造、結構機制等方面的深入洞悉。因此，對工藝了解的要求更高。反向設計流程包括電路提取、電路整理、分析仿真驗證、電路調整、版圖提取整理、版圖繪制驗證及后仿真等。設計公司對反向版圖設計的要求較高，版圖設計工作還涵蓋了電路提取與整理，這就要求版圖設計師不僅要深入了解工藝流程；而且還要熟悉模擬電路和數字標準單元電路工作原理。

三、教學實現

1.數字版圖。數字集成電路版圖在教學時，一是掌握自動布局布線工具的使用，還需要對UNIX或LINUX系統熟悉，尤其是一些常用的基本指令；二是數字邏輯單元版圖的設計，目前數字集成電路設計大都采用CMOS工藝，因此，必須深入學習CMOS工藝流程。在教學時，可以做個形象的PPT，空間立體感要強，使學生更容易理解CMOS工藝的層次、空間感。邏輯單元版圖具體教學方法應當采用上機操作并配備投影儀，教師一邊講解電路和繪制版圖，一邊講解軟件的操作、設計規則、畫版圖步驟、注意事項，學生跟著一步一步緊隨教師演示學習如何畫版圖，同時教師可適當調整教學速度，適時停下來檢查學生的學習情況，若有錯加以糾正。這樣，教師一個單元版圖講解完畢，學生亦完成一個單元版圖。亦步亦趨、步步跟隨，學生的注意力更容易集中，掌握速度更快。課堂講解完成后，安排學生實驗以鞏固所學。邏輯單元版圖教學內容安排應當采用目前常用的單元，并具有代表性、擴展性，使學生可以舉一反三，擴展到整個單元庫。具體單元內容安排如反相器、與非門/或非門、選擇器、異或門/同或門、D觸發器與SRAM等。在教授時一定要注意符合行業規范，比如單元的高度、寬度的確定要符合自動布局布線的要求；單元版圖一定要最小化，如異或門與觸發器等常使用傳輸門實現，繪制版圖時注意晶體管源漏區的合并；大尺寸晶體管的串并聯安排合理等。2.模擬版圖。模擬集成電路版圖設計更注重電路的性能實現，經常需要與前端電路設計工程師交流。因此，版圖教學時教師須要求學生掌握模擬集成電路的基本原理，學生能識CMOS模擬電路，與前端電路工程師交流無障礙。同時也要求學生掌握工藝對模擬版圖的影響，熟練運用模擬版圖的晶體管匹配、保護環、Dummy晶體管等關鍵技術。在教學方法上，依然采用數字集成電路版圖的教學過程，實現教與學的同步。在內容安排上，一是以運算放大器為例，深入講解差分對管、電流鏡、電容的匹配機理，版圖匹配時結構采用一維還是二維，具體是如何布局的，以及保護環與dummy管版圖繪制技術。二是以帶隙基準電壓源為例，深入講解N阱CMOS工藝下雙極晶體管PNP與電阻匹配的版圖繪制技術。在教學時需注意晶體管與電阻并聯拆分的合理性、電阻與電容的類型與計算方法以及布線的規范性。3.逆向版圖設計。逆向集成電路版圖設計需要學生掌握數字標準單元的命名規范、所有標準單元電路結構、常用模擬電路的結構以及芯片的工藝，要求學生熟悉模擬和數字集成單元電路。這樣才可以在逆向提取電路與版圖時，做到準確無誤。教學方法同樣還是采用數字集成電路版圖教學流程，達到學以致用。教學內容當以一個既含數字電路又含模擬電路的芯片為例。為了提取數字單元電路，需講解foundry提供的標準單元庫里的單元電路與命名規范。在提取單元電路教學時，說明數字電路需要歸并同類圖形，例如與非門、或非門、觸發器等，同樣的圖形不要分析多次。強調學生注意電路的共性、版圖布局與布線的規律性，做到熟能生巧。模擬電路的提取與版圖繪制教學要求學生掌握模擬集成電路常用電路結構與工作原理，因為逆向設計軟件提出的元器件符號應該按照易于理解的電路整理，使其他人員也能看出你提取電路的功能，做到準確通用規范性。集成電路版圖設計教學應面向企業，按照企業對設計工程師的要求來安排教學，做到教學與實踐的緊密結合。從教學開始就向學生灌輸IC行業知識，定位準確，學生明確自己應該掌握哪些相關知識。本文從集成電路數字版圖、模擬版圖和逆向設計版圖這三個方面就如何開展教學可以滿足企業對版圖工程師的要求展開探討，安排教學有針對性。在教學方法與內容上做了分析探討，力求讓學生在畢業后可以順利進入IC行業做出努力。

作者：李亮工作單位：蘇州市職業大學電子信息工程學院

版圖設計論文:基于Virtuoso平臺的單片射頻收發系統電路仿真與版圖設計

引言

在當前通信市場的帶動下，通信技術飛速向前發展，手持無線通信終端成為其中的熱門應用之一。因此，單片集成的射頻收發系統正受到越來越廣泛的關注。典型的射頻收發系統包括低噪聲放大器(LNA)、混頻器(Mixer)、濾波器、可變增益放大器，以及提供本振所需的頻率綜合器等單元模塊，對于工作在射頻環境的電路系統，如2.4G或5G的WLAN應用，系統中要包含射頻前端的小信號噪聲敏感電路、對基帶低頻大信號有高線性度要求的模塊、發射端大電流的PA模塊、鎖相環頻率綜合器中的數字塊，以及非線性特性的VCO等各具特點的電路。眾多的電路單元及其豐富的特點必然要求在這種系統的設計過程中有一個功能豐富且強大的設計平臺。在綜合比較后，本文選定了cadenceVirtuoso全定制IC設計工具。

Virtuoso是Cadence公司推出的用于模擬，數字混合電路仿真和射頻電路仿真的專業軟件。基于此平臺，Cadence公司還開發了面向射頻設計的新技術，包括射頻提取技術、針對無線芯片設計的兩個新設計流程。不僅如此，目前的Virtuoso已經整合了來自合作伙伴安捷倫、Coware、Helic和Mathworks等公司的技術，射頻設計能力大為增強。使用該項新技術，可以減少設計反復，并縮短產品上市時間。其AMS工具可以實現自頂向下、數／模混合的電路設計；Composer工具可以方便地進行電路設計的輸入和管理；spectre/SpectreRF仿真器精度高，適合不同特點的電路設計；Layout工具包含了布局、交叉參考、布線、版圖驗證、參數提取等功能；此外，Virtuoso能進行可靠的后仿真和成品率控制。

基于Virtuoso的行為仿真和系統規劃

射頻收發系統的設計最終能否成功，以及模塊指標分配是否合理可行，都有賴于具體電路設計之前對系統的行為建模和計算，即所謂的行為仿真。這也是自頂向下設計模式的關鍵一步。Cadence內置的Verilog-A和VHDL仿真器，以及混合輸入模式的仿真方法提供了這種可能性。而且，Cadence軟件免費提供了大量的行為模型供選擇使用，對于射頻系統設計，所要做的就是調用并設定各個模塊預期的指標要求，通過仿真很快就能得到系統的行為特征。根據要求可以方便地修改各個模塊的指標重新仿真，直到系統的行為滿足要求為止。以接收機為例，接收系統。每個模塊的指標設定非常具體，如輸入輸出阻抗、增益、隔離度、噪聲系數NF、線性度IP3、直流偏移IP2等。仿真完成后，每個模塊的指標分配任務也同時完成。

每個模塊用具體電路實現后可以逐一取代相應的設計模塊，進行系統仿真，可以看出每個模塊是否滿足系統的需要，進而評估每個實際模塊對系統性能的影響。

基于Virtuoso Spectre/SpectreRF的電路模塊仿真設計

基于上述的行為仿真結果和指標分配結果，可以劃分系統模塊設計任務，對每個單元塊分別進行設計仿真。

LNA

LNA是射頻接收機最前端的一個有源部件，它決定了系統的噪聲性能。對它的要求主要是具有盡量低的NF和足夠的功率增益、好的輸入匹配，其次是高線性度和隔離度。其電路如圖3所示。利用Spectre的SP分析或SpectreRF的PSS+Pnoise分析都可以進行NF分析。還可以利用NFmin的結果來挑選晶體管的尺寸，以使最優源阻抗滿足最小的噪聲要求。

Mixer

混頻器是收發機的核心，由于完成的是變頻工作，其主要仿真方法需采用SpectreRF仿真器。混頻器的益、NF等與輸入輸出有關，但輸入和輸出工作在不同的頻段上，往往要在PSS分析的基礎上進行其它分析才能得到正確結果，如PSP、Pnoise、PAC等。混頻器的結構是典型雙平衡吉爾伯特。

VGA

基帶VGA由于頻率低、增益大，因此對噪聲要求不高，主要是對線性度、增益等指標有較高的要求，SpectreRF的PSS掃描可以方便地對模塊的輸入進行掃描并自動對掃描曲線作延長，直接標示出線性度PldB和IIP3的交點位置及數值大小，非常方便直觀。這種方法與傳統的two tone測試相比更加靈活高效。VGA在不同增益狀態下的IIP3指標的仿真只需把控制寫成變量，在ADE環境中進行掃描變量的值即可完成。所得的結果可以方便地進行比較分析。通過調整可以獲得理想的VGA電路。甚至可以把ADE下的各種設置保存成ocean的腳本文件，利用腳本的自動運行，只要事先安排好各種仿真任務，Cadence就能自動完成各項仿真并保存數據結果。對數據進行比較分析后能獲悉電路的性能，以此為指導逐步改進，便可獲得一個滿足系統需要的電路模塊。

PLL模塊

PLL各模塊的仿真是一個比較有挑戰性的任務，PLL本身是一個數字／模擬混合的模塊，但是一般都用模擬的方式設計各個模塊。PLL的仿真包含了上百項指標的測試工作，這些仿真要用到幾乎所有Spectre和SpectreRF的仿真工具。以其中VCO和CP的仿真為例，VCO非線性的工作特點決定了它的噪聲計算不能以小信號的方式進行，采用PSS+Pnoise的方式則可以準確地仿真VCO的相位噪聲性能。通過掃描可以得到VCO的頻率調諧增益Kvcvcd。

電荷泵輸出電流特性是衡量CP性能的常用曲線，CP決定了PLL環路的增益和帶內噪聲性能。通過掃描也可以容易地得到CP在不同狀態下電流源的恒流和匹配特性。

以上所述是射頻接收機幾個典型單元模塊的電路設計仿真過程。系統各個單元塊的仿真是可以同時展開的，完成的模塊可以隨時代人行為系統來驗證設計結果。經過若干次反復修改與驗證，最終可以得到符合要求的接收系統。

溫度分析

要保證最終系統設計的可靠性和成品率，很關鍵的一步是在各個單元塊的設計中進行溫度、極端情況等分析。這些功能可以在CadenceVirtuoso中通過設置不同的仿真溫度、通過仿真模型的Corner設置，以及直接使用其提供的MonteCarlo仿真工具來進行。

射頻收發系統的整體電路仿真

各個模塊電路分別設計驗證完成以后，就可以把所有模塊連成系統，并加上PAD、ESD等構成一個完整的芯片系統，對這個系統加上激勵進行仿真測試，可以對整個系統電路進行仿真。如果仿真計算所用的硬件資 源足夠大，可以直接對系統進行tran、SP、PSS，以及PSP、Pnoise、PAC等分析，獲得整個芯片的性能。如果資源不足，則可以考慮對系統按功能進行分組、分塊仿真。由于分出的塊之間相對獨立，因此整體系統的特性與分塊仿真差別不大。

版圖設計與后仿真

在各模塊的設計指標滿足自身及系統要求的基礎上可以開始各個模塊的版圖設計，首先利用Layout-XL的元件調入功能可以直接由原理圖調入版圖元件，進行各個模塊的粗略布局，主要是安排與其它模塊的連接端口以及一些重要元件的預布局。然后從系統上將所有模塊的預布局調入進行整體布局考慮。利用Virtuoso Layout工具所具有的層次化管理和操作的特性，可以對每個模塊的安放及其與其它模塊的銜接進行系統考慮。

系統布局以后，將邊界條件分配給每個模塊。在模塊單獨的布局過程中要遵守其邊界約定。版圖進行到一定階段后，即可以調入到系統版圖中來檢查，隨時作必要的調整以滿足每個模塊的具體情況。

具體版圖繪制過程中可以充分利用Virtuoso版圖工具的強大功能，比如充分發揮快捷鍵功能可以使版圖設計流暢高效；利用Layout-XL的交叉參考可以隨時發現錯誤的連線或因疏忽造成的短路；利用DRD的實時規則檢查可以避免絕大多數違反設計規則的布圖。

版圖的規則檢查可以采用Virtuoso的Diva工具，DRC、LVS、Exlract等工作都可以在其友好的界面下完成。對于射頻電路版圖元件數規模不大的特點，利用Diva完成絕大部分工作是很合適的。如果想進一步提高版圖提取和后仿真的精確度，可以考慮采用Assure工具來進行。

結語

本文詳細討論了基于CadenceVirtuoso設計平臺的單片射頻收發集成電路的設計過程。討論了利用Virtuoso工具完成的自頂向下、從系統到模塊、從前端都后端的整個設計步驟，直到實現一個完整的射頻芯片。可以看出，Virtuoso平臺工具在IC設計的各個階段所發揮的重要作用。

文中所述的單片射頻芯片設計中所采用的Virtuoso工具只是Virtuoso家族中最常用的幾個工具，依靠他們的強大功能足以完成復雜的射頻系統設計，是性價比較高的一種解決方案。如果再結合Virtuoso的AMs、UltraSim、VoltageStorm、ElectronStorm等工具，將會使設計效率更高，設計更精確。

版圖設計論文:數模混合集成電路版圖設計的漲縮技術

摘 要：文章介紹了在數模混合版圖設計中，如何把版圖不同模塊的漲縮需求，用一種完善的自動化程序技術方案來實現，并且可以批處理所有需要漲縮的版圖數據。

關鍵詞：數字；模擬；集成電路；版圖設計；人工處理；程序化處理

隨著集成電路技術的進步，晶體管尺寸越來越小。對于很多經過晶圓片驗證的產品，需要通過版圖等比例縮小，直接用于更小的工藝平臺，不用重新設計版圖，就可以流片，從而獲得高集成度的效果，極大地提高了效率，節省了成本。而一個數模混合產品中包含數字部分和模擬部分，對于數字 IP，尤其是標準單元， 用于更小工藝平臺的時候，可以直接采用版圖等比例縮小的方式；而對于一些模擬IP來說，應用于更小工藝平臺的時候，為了保持性能的最優化，需要保持原驗證的同等條件；而對于工藝的臨界尺寸（Critical Dimension， CD）來說，希望整個產品的接觸孔的寬度是一致的。對于這樣一個產品多種漲縮，部分還需要層次之間布爾操作的需求，本文提供一種完善的自動化流程方案來解決這種版圖特殊漲縮的方法，可以程序化地批處理所有需要漲縮的版圖數據。

1 客戶項目漲縮需求概述

華潤上華0.18 μm工藝線有3個差異不大的平臺―0.18 μm， 0.162 μm ，0.153 μm。客戶的產品很多已經在0.18 μm工藝平臺驗證過，為了增加單片晶圓片上的管芯的數量，提高利潤空間，客戶會直接把0.18 μm工藝平臺驗證過的產品等比例縮小到0.162 μm或者0.153 μm的兩個工藝平臺進行重新流片。而數字IP可以直接等比例縮小，但是模擬IP希望能直接用0.18 μm工藝平臺設計方案，這兩種IP類型共存于一個數模混合產品中，需要分別對這兩種IP進行不同的操作，而且由于工藝要求需要，某些版圖層次需要進行其他特殊的處理。

圖1是數模混合的簡化示意圖，包含了數字IP和模擬IP。客戶需求有兩個要求：（1）模擬IP尺寸保持不變，數字IP尺寸縮小到原始的0.9倍；（2）整個產品的接觸孔的寬度保持原始的0.22 μm。

2 人工漲縮技術操作方式

傳統的操作技術中，大部分需要靠人工干涉和人工畫圖來實現，效率很低，下面簡述一下傳統人工操作技術方案：

（1）在圖1的版圖EDA工具窗口菜單中，調用圖2版圖屬性對話框，通過修改其參數選項Magnification等于0.9，把數字IP縮小到原始的0.9倍。

（2）這種修改的方式會導致版圖層次之間出現0.001 μm的gap（空隙），如圖3所示，金屬層出現的gap圖形；這種0.001 μm的gap會出現在很多不同分層結構的連接層次之間。

（3）人工修補版圖，首先要把所有出現gap的圖形一一填充好，然后把模擬IP和數字IP之間的連接金屬線的位置分別調整好。

（4）因為原始接觸孔寬度等于0.22 μm，如圖4所示，而縮小到0.9倍以后數字 IP部分的接觸孔寬度等于0.198 μm；為了保持全芯片的接觸孔寬度一致，必須人工的把數字 IP內部的接觸孔寬度修改為0.22 μm。

每一個數模產品都是非常巨大的，包含的contact的數量是數以萬計的，模擬IP和數字IP連線也都是非常復雜的，而且要從底層單元開始修改，單靠這種傳統的人工修改，工作量是超負荷的，從而使客戶產品直接shrink的效率就大大降低，影響到客戶產品的上市時間。

3 程序化處理漲縮技術

3.1 程序化漲縮技術原理

針對傳統方案的缺點，結合我們客戶需求，同時更多的是依賴個人技術經驗，發明了一種自動化批處理，人工干預少的技術方案，從而大大提高了客戶產品漲縮的效率。核心技術方案是采用EDA工具calibre drc語言，編寫漲縮程序，再運行程序，從而達到客戶需求。圖5是客戶數模產品的漲縮批處理流程。

基本原理：整個程序分為漲大（enlarge）和整體縮小（shrink ）兩個過程。IP漲大以后，會把相關的接觸孔的寬度恢復到0.22 μm，然后把漲大后的IP重新整合在原始的版圖中，最后把整合好的數據進行整體shrink，從而達到版圖等比例縮小的目的。

3.2 批處理程序的結構

根據圖5的客戶需求原理，我們用calibre語言需要編寫了兩個程序，一個是enlarge程序，一個是shrink程序，兩者程序架構大體相同。程序架構包含以下幾個方面。

（1）Specification Statement（規范說明）：定義版圖數據基本信息和需要的功能選項。

（2）Input Layers Statement（輸入層次說明）：把版圖數據的所有輸入層次信息定義出來。

（3）Layer Operations（版圖層次運算）：根據項目要求，進行所有層次之間的布爾運算。

（4）Output New Layer（輸出新的版圖層次）：把最終完成各種處理的版圖數據輸出。

通過上面3個語句，就可以把版圖Metal1層次的gap修補，以此類推，所有需要修改gap的版圖層次都可以按照此語法命令結構來完成。

整體shrink的程序和enlarge的程序結構相同，在shrink程序中可以把客戶所有層次之間的布爾運算需求，通過命令語句執行，從而完成客戶數據光罩層次的輸出。其中的shrink選項，只需要在程序的規范說明里面來定義即可，命令行如下：DRC MAGNIFY RESULTS 0.9，即可完成shrink 90%的功能任務，如果定義DRC MAGNIFY RESULTS 0.85，即可完成shrink 85%的功能需求。

3.4 q縮程序的執行

編寫完程序以后，把版圖數據等比例縮小的任務就可以按照步驟執行，首先運行enlarge（漲大）程序，然后運行shrink（縮小）程序。步驟如下：

（1）在enlarge程序里面定義要漲大的版圖數據的gds；運行enlarge程序：caliberCdrc Chier enlarge程序。

（2）把前兩步運行出來的版圖數據，放入原始的版圖gds中，修補接口連線；在shrink程序里面把第（3）輸出的版圖數據定義進入；運行shrink程序：calibre Cdrc Chier shrink程序。

（3）通過這幾個步驟，我們就可以把版圖等比例縮小，同時還維持了模擬IP的原始狀態。

（4）程序運行出來的版圖，我們就可以直接拿到工藝廠流片。

4 結語

本文詳細講述了如何利用常用的EDA calibre工具語言，批處理集成電路版圖等比例縮小的方法。現在集成電路行業發展迅速，工藝水平不斷提高，而器件特征尺寸也隨著摩爾定律不斷縮小，如果一些數模混合產品經過縮小，可以在新的工藝平臺流片，有些經過驗證的IP希望在原始的工藝尺寸下復用，這些客戶需求，都可以通過本文所闡述的技術原理，高效率地實現，極大地節省了設計成本。漲縮程序可以推廣于任何后端版圖設計中，簡單編寫一個小的程序，就可以代替人工繁重的全定制版圖設計，從而大大提高設計效率。

版圖設計論文:“集成電路版圖設計”教學探索與實踐

摘要：集成電路版圖設計起著承接電路設計和芯片實現的重要作用，是集成電路設計流程中必不可少的環節，同時也是應用型集成電路人才的培養方向。對集成電路版圖設計理論教學和實驗教學過程的實施進行了探索和實踐。以CMOS與非門為例，介紹了基于主流EDA工具的完整集成電路版圖設計流程的教學實例。

關鍵詞：集成電路設計；版圖；EDA

集成電路是當今信息技術產業高速發展的基礎和源動力，已經高度滲透與融合到國民經濟和社會發展的每個領域，其技術水平和發展規模已成為衡量一個國家產業競爭力和綜合國力的重要標志之一[1]，美國更將其視為未來20年從根本上改造制造業的四大技術領域之首。我國擁有全球最大、增長最快的集成電路市場，2013年規模達9166億元，占全球市場份額的50%左右。近年來，國家大力發展集成電路，在上海浦東等地建立了集成電路產業基地，對于集成電路設計、制造、封裝、測試等方面的專門技術人才需求巨大。為了適應產業需求，推進我國集成電路發展，許多高校開設了電子科學與技術專業，以培養集成電路方向的專業人才。集成電路版圖設計是電路設計與集成電路工藝之間必不可少的環節。據相關統計，在從事集成電路設計工作的電子科學與技術專業的應屆畢業生中，由于具有更多的電路知識儲備，研究生的從業比例比本科生高出很多。而以集成電路版圖為代表包括集成電路測試以及工藝等與集成電路設計相關的工作，相對而言對電路設計知識的要求低很多。因而集成電路版圖設計崗位對本科生而言更具競爭力。在版圖設計崗位工作若干年知識和經驗的積累也將有利于從事集成電路設計工作。因此，版圖設計工程師的培養也成為了上海電力學院電子科學與技術專業本科人才培養的重要方向和辦學特色。本文根據上海電力學院電子科學與技術專業建設的目標，結合本校人才培養和專業建設目標，就集成電路版圖設計理論和實驗教學環節進行了探索和實踐。

一、優化理論教學方法，豐富教學手段，突出課程特點

集成電路版圖作為一門電子科學與技術專業重要的專業課程，教學內容與電子技術（模擬電路和數字電路）、半導體器件、集成電路設計基礎等先修課程中的電路理論、器件基礎和工藝原理等理論知識緊密聯系，同時版圖設計具有很強的實踐特點。因此，必須從本專業學生的實際特點和整個專業課程布局出發，注重課程與其他課程承前啟后，有機融合，摸索出一套實用有效的教學方法。在理論授課過程中從集成電路的設計流程入手，在CMOS集成電路和雙極集成電路基本工藝進行概述的基礎上，從版圖基本單元到電路再到芯片循序漸進地講授集成電路版圖結構、設計原理和方法，做到與上游知識點的融會貫通。

集成電路的規模已發展到片上系統（SOC）階段，教科書的更新速度遠遠落后于集成電路技術的發展速度。集成電路工藝線寬達到了納米量級，對于集成電路版圖設計在當前工藝條件下出現的新問題和新規則，通過查閱最新的文獻資料，向學生介紹版圖設計前沿技術與發展趨勢，開拓學生視野，提升學習熱情。在課堂教學中盡量減少冗長的公式和繁復的理論推導，將理論講解和工程實踐相結合，通過工程案例使學生了解版圖設計是科學、技術和經驗的有機結合。比如，在有關天線效應的教學過程中針對一款采用中芯國際（SMIC）0.18um 1p6m工藝的雷達信號處理SOC 芯片，結合跳線法和反偏二極管的天線效應消除方法，詳細闡述版圖設計中完全修正天線規則違例的關鍵步驟，極大地激發了學生的學習興趣，收到了較好的教學效果。

集成電路版圖起著承接電路設計和芯片實現的重要作用。通過版圖設計，可以將立體的電路轉化為二維的平面幾何圖形，再通過工藝加工轉化為基于半導體硅材料的立體結構[2]。集成電路版圖設計是集成電路流程中的重要環節，與集成電路工藝密切相關。為了讓學生獲得直觀、準確和清楚的認識，制作了形象生動、圖文并茂的多媒體教學課件，將集成電路典型的設計流程、雙極和CMOS集成電路工藝流程、芯片內部結構、版圖的層次等內容以圖片、Flash動畫、視頻等形式進行展示。

版圖包含了集成電路尺寸、各層拓撲定義等器件相關的物理信息數據[3]。掩膜上的圖形決定著芯片上器件或連接物理層的尺寸。因此版圖上的幾何圖形尺寸與芯片上物理層的尺寸直接相關。而集成電路制造廠家根據版圖數據來制造掩膜，對于同種工藝各個foundry廠商所提供的版圖設計規則各不相同[4]。教學實踐中注意將先進的典型芯片版圖設計實例引入課堂，例如舉出臺灣積體電路制造公司（TSMC）的45nm CMOS工藝的數模轉換器的芯片版圖實例，讓學生從當今業界實際制造芯片的角度學習和掌握版圖設計的規則，同時切實感受到模擬版圖和數字版圖設計的藝術。

二、利用業界主流EDA工具，構建基于完整版圖設計流程的實驗體系

集成電路版圖設計實驗采用了Cadence公司的EDA工具進行版圖設計。Cadence的EDA產品涵蓋了電子設計的整個流程，包括系統級設計、功能驗證、集成電路（IC）綜合及布局布線、物理驗證、PCB設計和硬件仿真建模模擬、混合信號及射頻IC設計、全定制IC設計等。全球知名半導體與電子系統公司如AMD、NEC、三星、飛利浦均將Cadence軟件作為其全球設計的標準。將業界主流的EDA設計軟件引入實驗教學環節，有利于學生畢業后很快適應崗位，盡快進入角色。

專業實驗室配備了多臺高性能Sun服務器、工作站以及60臺供學生實驗用的PC機。服務器中安裝的Cadence 工具主要包括：Verilog HDL的仿真工具Verilog-X、電路圖設計工具Composer、電路模擬工具Analog Artist、版圖設計工具Virtuoso Layout Editing、版圖驗證工具Dracula 和Diva、自動布局布線工具Preview和Silicon Ensemble。

Cadence軟件是按照庫（Library）、單元（Cell）、和視圖（View）的層次實現對文件的管理。庫、單元和視圖三者之間的關系為庫文件是一組單元的集合，包含著各個單元的不同視圖。庫文件包括技術庫和設計庫兩種，設計庫是針對用戶設立，不同的用戶可以有不同的設計庫。而技術庫是針對工藝設立，不同特征尺寸的工藝、不同的芯片制造商的技術庫不同。為了讓學生在掌握主流EDA工具使用的同時對版圖設計流程有準確、深入的理解，安排針對無錫上華公司0.6um兩層多晶硅兩層金屬（Double Poly Double Metal）混合信號CMOS工藝的一系列實驗讓學生掌握包括從電路圖的建立、版圖建立與編輯、電學規則檢查（ERC），設計規則檢查（DRC）、到電路圖-版圖一致性檢查（LVS）的完整的版圖設計流程[5]。通過完整的基于設計流程的版圖實驗使學生能較好地掌握電路設計工具Composer、版圖設計工具Virtuoso Layout Editor以及版圖驗證工具Dracula和Diva的使用，同時對版圖設計的關鍵步驟形成清晰的認識。

以下以CMOS與非門為例，介紹基于一個完整的數字版圖設計流程的教學實例。

在CMOS與非門的版圖設計中，首先要求學生建立設計庫和技術庫，在技術庫中加載CSMC 0.6um的工藝的技術文件，將設計庫與技術庫進行關聯。然后在設計庫中用Composer中建立相應的電路原理圖（schematic），進行ERC檢查。再根據電路原理圖用Virtuoso Layout Editor工具繪制對應的版圖（layout）。版圖繪制步驟依次為MOS晶體管的有源區、多晶硅柵極、MOS管源區和漏區的接觸孔、P+注入、N阱、N阱接觸、N+注入、襯底接觸、金屬連線、電源線、地線、輸入及輸出。基本的版圖繪制完成之后，將輸入、輸出端口以及電源線和地線的名稱標注于版圖的適當位置處，再在Dracula工具中利用幾何設計規則文件進行DRC驗證。然后利用GDS版圖數據與電路圖網表進行版圖與原理圖一致性檢查（LVS），修改其中的錯誤并按最小面積優化版圖，最后版圖全部通過檢查，設計完成。圖1和圖2分別給出了CMOS與非門的原理圖和版圖。

三、結束語

集成電路版圖設計教學是電子科學與技術專業和相關電類專業培養應用型集成電路人才的重要環節，使學生鞏固了集成電路電路原理、工藝和器件等理論知識，掌握了集成電路版圖設計流程、方法和主流的EDA版圖工具的使用，提高了學生的工程實踐能力，同時培養了學生分析問題、解決問題的能力。隨著集成電路飛速發展到納米工藝，版圖相關的新技術和設計規則不斷涌現。因此，在今后的教學改革工作中，與時俱進，圍繞先進的實際設計案例將課堂教學和設計應用緊密結合，構建集成電路版圖設計的教學和實踐體系，具有重要的意義。

版圖設計論文:汽車電打火控制芯片的輸入模塊的版圖設計與驗證

摘 要 本文介紹了一款應用于汽車工程領域的電打火控制芯片的輸入模塊的版圖設計與驗證。采用標準雙極工藝，全定制的設計對輸入模塊進行布局布線，并完成了后端驗證。本芯片功耗低、成本低，性能穩定。

【關鍵詞】電打火控制芯片 版圖設計

1 引言

汽車電打火控制芯片是為使用霍爾效應管的無觸點點火系統所設計的一款電打火控制芯片。芯片通過驅動外接的NPN達林頓管來控制點火線圈，使其獲得足夠的點火能量，只伴隨很少的能量損失。本次設計的汽車電打火芯片共包含10個模塊：基準電壓模塊、霍爾效應管輸入模塊、過壓保護模塊、占空比控制模塊、限流保護電流模塊、控制轉換模塊、緩慢恢復模塊、不飽和感應模塊、衡通保護模塊、驅動電路模塊和RPM模塊。本文主要討論了在系統設計和電路設計完成后，對輸入模塊：基準電壓模塊和霍爾效應管輸入模塊電路進行詳細分析，并進行仿真，然后完成后端設計以及相關的驗證工作。

本文電路中所采用的器件全部是雙極型器件，采用5微米標準雙極工藝進行版圖設計。由于芯片整體電路圖比較大，所以將電路圖分成若干個模塊分別設計，設計前先要將每個模塊中的器件的大致位置規劃好，在后面的整體版圖整理中，再根據工藝線給出的封裝結構調整各模塊中器件和焊盤的位置。

2 電路分析、仿真結果以及版圖設計

2.1 基準電壓模塊

電路如圖1所示，當V3開始給整個電路供電時，隨著V3的升高，Q58先導通，從而使Q60導通，Q57、Q58構成達林頓管。Q60的導通，使得鏡像電流源Q59-1和Q59-2導通，開始為Q56，Q53，R33組成的能隙基準源供電，并最終在Q38的基極上產生1.25V的基準電壓。基準電壓產生后，Q61的B極電位為1.9V左右，高于Q60的B極電位（1.4V），所以，Q60截止。R31，Q57，Q58，Q60組成了基準電壓部分的啟動電路。

基準電壓模塊中的關鍵器件：

（1）Q53和Q56的面積比要嚴格匹配，R33的大小影響基準電壓值。

（2）R27、R28匹配。

基準電壓模塊的版圖設計：根據隔離區劃分標準，集電極電位相同晶體管可以放在同一個隔離區內，將基準電壓模塊電路圖劃分成10個隔離區。然后在各個隔離區內設計器件。

2.1.1 晶體管的設計

設計芯片一般情況下先調整晶體管的尺寸。雖然將晶體管的尺寸調到最小，會增大串聯器件的電阻和增大時間常數，但是可以減小芯片面積，權衡利弊，縮小器件尺寸所Ю吹暮么σ遠遠大于它所帶來的壞處。設計晶體管版圖，首先要設計出一個最小尺寸的晶體管，這個最小尺寸的晶體管是根據本工藝線的工藝水平定出來的，本設計中最小尺寸晶體管的發射極面積是14×14μm2，然后在這個基礎上考慮圖形最小間距，逐步套合成一個最小尺寸的晶體管，也就是單位管。

根據對電路的分析、仿真，計算出電路圖中所有晶體管發射區的尺寸，以單位管為標準，將計算出的發射區面積都表示為單位管的N倍。然后根據單位管的尺寸和本條工藝線所給出的最小設計規則，設計出各個晶體管的版圖。

2.1.2 電阻的設計

根據不同類型的電阻具有不同的方塊電阻，將大阻值的電阻設計為注入電阻，小阻值的電阻設計為擴散電阻，更大阻值的電阻設計為夾層電阻。

根據電阻公式：

可以根據工藝線的端頭修正因子和版圖中的布局情況電阻的形狀和拐角個數。模塊中共有15個電阻，經過計算分析，其中有一個是基區擴散電阻，其余的是注入電阻，方塊電阻數全部標注在電路圖中。

2.1.3 電容的設計

模塊中只有一個電容，電容值為2pF，根據式（2）可以算出電容面積為：

算出電容的面積后，將這個電容做成梳狀電容，使P區和N區的重迭面積為5000 就可以滿足電容值為2pF的要求。

將電路圖中的每個器件設計好之后，對比電路圖，符合低風險合并規則的器件可以合并以減少面積。然后再參考電路圖進行布線。基準電壓模塊版圖設計如圖2所示。

2.2 霍爾效應管輸入模塊

電路如圖3所示，Q108的基極為其輸出信號。霍爾效應管產生的信號從PIN5進入（V1），直接傳給Q113的B極，Q113的B極與Q119的B極電位進行比較。當霍爾效應管產生的信號為高時，Q113極的B極電位為高，高于Q119的B極電位，所以，Q119導通，Q113截止。Q119的導通，使得Q111的B極電位為高，導通，從而將Q120-2的電流全部拉走，使得沒有電流從Q108、Q112和R75中流過，此時模塊的輸出（Q108的基極）為低，約為0V。反之，上述各管子工作狀態相反，模塊輸出為高，約為0.7V。Q114、Q115和D4組成了一個過壓保護，使從霍爾效應管輸入的信號不會過高，將其上限限定為（Vcc+2.1）V。霍爾效應管輸入電路模塊版圖設計如圖4所示。

3 版圖驗證

完成版圖設計的電路性能由于諸多物理因素的介入，與邏輯設計、電路設計的結果相比，會有一定的變化，因此必須對版圖進行驗證，主要包括幾何設計規則檢查（DRC），電學規則檢查（ERC），網表一致性檢查（LVS），電路功能和性能驗證（后仿真）等部分。這些檢查工作能為電路的版圖設計的正確性提供依據。本設計對繪制完的版圖進行了DRC和LVS驗證。

4 結論

這款電打火控制芯片的設計成功，填補了國內類似芯片的設計空白，更重要的是這款芯片的所有元器件幾乎都采用最小設計尺寸，使芯片面積、功耗最小，從而提高了芯片的利用率，節省了設計成本。

版圖設計論文:JFET輸入雙運算放大器集成電路芯片的版圖設計

摘要：介紹了基于4μm雙極對通隔離兼容JFET工藝的雙運算放大器集成電路芯片的版圖設計。版圖設計的主出發點是高精度、高速和高可靠性三方面。版圖中各模塊采用對稱設計，關鍵元件的匹配采用了共質心對稱設計。芯片測試結果表明，JFET輸入雙運算放大器的輸入偏置電流和失調電流均達到了200pA以下，電路的轉換速率達到了10V/μs，增益帶寬積4.5MHz，很好的實現了預定電路功能。芯片成品率達90%。

關鍵詞：JFET；運算放大器；版圖設計；可靠性

0 引言

該JFET輸入運算放大器主要用在高速積分器、快速D/A轉換器、采樣-保持等電路中，其關鍵技術指標是高精度、高速和高可靠。作為集成電路設計流程中最重要的一個環節，芯片版圖的設計將是提高電路精度、成品率和可靠性的關鍵因素。

1 芯片功能及原理圖

本文設計的JFET輸入雙運算放大器輸入偏置電流最大200pA，失調電流最大50pA，失調電壓最大2mV，共模抑制比最小85dB，電源抑制比最小85dB，電壓增益最小90dB，轉換速率最小10V/μs，增益帶寬積最小4.5MHz。電路由失調調零電路、輸入ESD保護電路、偏置電路、差分輸入電路、電壓放大電路、輸出擴流電路、保護電路組成。電路原理圖如圖1所示。

2 芯片版圖設計

2.1 芯片版圖的平面設計

本文設計的JFET輸入雙運算放大器最大的熱源就是輸出擴流電路，為了保證電路精度，降低溫度對輸入部分的影響，應該將差分輸入電路遠離輸出擴流電路；保護電路需要測量輸出管的電流和結溫（主要是電流），因此需把它放在貼近輸出擴流電路的位置；電路失調調零電路考慮到電路中測應放在芯片邊緣；偏置電路采用正溫度系數的擴散電阻和負溫度系數的齊納二極管串聯，基本消除了溫度的影響，可以放在輸出擴流電路邊上，同時降低了溫度對差分輸入電路的影響。

考慮到電路的高可靠性能，在電路的輸入、輸出、電源端均加上ESD保護電路，提高電路抗靜電等級。

綜上所述，結合具體布線情況，得出了芯片版圖的整體布局，如圖2所示。

2.2 主要模塊及元器件版圖設計

本設計采用4μm雙極對通隔離兼容JFET工藝，單層金屬布線，共15次光刻版，全部采用負膠接觸光刻。最小特征尺寸為4μm，外延層厚度12μm，電阻率3Ω?cm，基區結深2.5～3.0μm。

2.2.1 標準元器件版圖設計

本設計中用到的標準元件主要有P溝道JFET、外延型JFET，小功率npn晶體管、橫向pnp管、電阻、電容。P溝道JFET溝道長度設計為10μm。外延型JFET溝道寬度設計為32μm。小功率npn晶體管發射區下限尺寸主要受光刻精度的限制，小于4mA的npn晶體管發射區為φ22μm圓形，發射極電流按0.1mA/μm計算【1】；4～25mA的npn晶體管發射區設計為200μm×18μm的矩形。縱向pnp晶體管發射區設計為350μm×30μm的矩形，同時在發射區做重摻雜，提高縱向pnp管的大電流增益。橫向pnp管基區寬度設計為14μm。

另外，設計時還采用了發射極鋁層大面積覆蓋（過EB結勢壘區），以減少表面復合，提高npn管和橫向pnp管的小電流放大倍數【1】。

本設計中采用的電阻主要有基區電阻和高硼注入電阻。對于精度要求高、匹配性好的電阻采用基區電阻，如差分輸入端要求精確匹配的電阻。為了保證電阻的精度和好的匹配性，設計時盡量避免彎頭的出現。其余要求不高且阻值較大的電阻采用高B注入電阻，為了形成可靠的歐姆接觸，在接觸孔下的擴散區做了重摻雜。

電容器的設計采用MIS電容器，考慮電路對轉換速率的要求，電容面積按2pF/10000μm2計算。

2.2.2 差分輸入電路的版圖設計

差分輸入電路的精度是影響JFET輸入運算放大器的最主要因素。因此，在版圖設計時除了合適的布局外，還要充分考慮到該部分電路所用元器件的匹配性，設計時主要采用以下匹配原則：（1）JFET采用統一的幾何形狀，放置在最相鄰的位置，采用共質心拓撲結構交叉耦合的版圖設計【2】；（2）JFET所屬隔離島外圍實行N+重摻雜，保證隔離島等電位，減小JFET表面漏電；（3）npn晶體管發射區采用φ22μm圓形結構，放置在JFET邊上，采用交叉耦合的版圖設計，減小輸入級有源負載失配對失調的影響；（4）匹配好的JFET遠離芯片熱源，放置在芯片的對稱軸上；（5）所用電阻均為基區電阻，條寬為20μm。采用上述原則設計出如下結構：

經布局規劃，模塊實現和版圖優化，得到芯片的整體版圖（圖4），芯片版圖尺寸為：3380μm×1860μm。

3 流片結果及分析

芯片版圖經總體布局、布線設計完成后，對版圖進行了DRC和LVS檢查，并在流片廠雙極對通隔離兼容JFET工藝線成功流片，芯片圖形如圖5所示。

表1是該運算放大器樣品的上機測試參數與國外同型號產品對比結果。從表1可以看出，該運算放大器達到了國外同型號產品的參數要求（實測時TI公司同類產品IB為100pA左右，Linear Technology公司同類產品IB為150pA左右），可以替代進口的同型產品。

4 結語

為了實現高精度、高速、高可靠運算放大器，本文設計出了一種輸入級完全對稱的版圖結構。芯片版圖經總體布局、布線設計完成，并在流片廠成功流片。結果表明，該芯片的性能指標優于國內同型產品，版圖設計很好地實現了電路功能，初測芯片的成品率達90%。

版圖設計論文:面向企業的IC版圖設計教學探討

摘要：本文在分析國內集成電路（IC）設計企業對版圖設計要求的基礎上，調查了已從事版圖設計的一些學生在校期間所學的版圖知識與企業要求的差異，針對版圖教學存在的一些教學與企業對版圖設計具體要求的不同，深入探討IC版圖教學內容和實現方法，規劃版圖教學與實踐的緊密結合。強調版圖教學與目前主流工藝、常用電路以及設計軟件同步并重。

關鍵詞：版圖設計；集成電路；教學與實踐

目前，集成電路設計公司在招聘新版圖設計員工時，都希望找到已經具備一定工作經驗的，并且熟悉本行業規范的設計師。但是，IC設計這個行業圈并不大，招聘人才難覓，不得不從其他同行業挖人才或通過獵頭公司。企業不得不付出很高的薪資，設計師才會考慮跳槽，于是一些企業將招聘新員工目標轉向了應屆畢業生或在校生，以提供較低薪酬聘用員工或實習方式來培養適合本公司的版圖師。一些具備版圖設計知識的即將畢業學生就進入了IC設計行業。但是，企業通常在招聘時或是畢業生進入企業一段時間后發現，即使是懂點版圖知識的新員工，電路和工藝的知識差強人意，再就是行業術語與設計軟件使用不夠熟練、甚至不懂。這就要求我們在版圖教學時滲入電路與工藝等知識，使學生明確其中緊密關聯關系，樹立電路、工藝以及設計軟件為版圖設計服務的理念。

一、企業對IC版圖設計的要求分析

集成電路設計公司在招聘版圖設計員工時，除了對員工的個人素質和英語的應用能力等要求之外，大部分是考查專業應用的能力。一般都會對新員工做以下要求：熟悉半導體器件物理、CMOS或BiCMOS、BCD集成電路制造工藝；熟悉集成電路（數字、模擬）設計，了解電路原理，設計關鍵點；熟悉Foundry廠提供的工藝參數、設計規則；掌握主流版圖設計和版圖驗證相關EDA工具；完成手工版圖設計和工藝驗證[1，2]。另外，公司希望合格的版圖設計人員除了懂得IC設計、版圖設計方面的專業知識，還要熟悉Foundry廠的工作流程、制程原理等相關知識[3]。正因為其需要掌握的知識面廣，而國內學校開設這方面專業比較晚，IC版圖設計工程師的人才缺口更為巨大，所以擁有一定工作經驗的設計工程師，就成為各設計公司和獵頭公司爭相角逐的人才。

二、針對企業要求的版圖設計教學規劃

1.數字版圖設計。數字集成電路版圖設計是由自動布局布線工具結合版圖驗證工具實現的。自動布局布線工具加載準備好的由verilog程序經過DC綜合后的網表文件與Foundry提供的數字邏輯標準單元版圖庫文件和I/O的庫文件，它包括物理庫、時序庫、時序約束文件。在數字版圖設計時，一是熟練使用自動布局布線工具如Encounter、Astro等，鑒于很少有學校開設這門課程，可以推薦學生自學或是參加專業培訓。二是數字邏輯標準單元版圖庫的設計，可以由Foundry廠提供，也可由公司自定制標準單元版圖庫，因此對于初學者而言設計好標準單元版圖使其符合行業規范至關重要。

2.模擬版圖設計。在模擬集成電路設計中，無論是CMOS還是雙極型電路，主要目標并不是芯片的尺寸，而是優化電路的性能，匹配精度、速度和各種功能方面的問題。作為版圖設計者，更關心的是電路的性能，了解電壓和電流以及它們之間的相互關系，應當知道為什么差分對需要匹配，應當知道有關信號流、降低寄生參數、電流密度、器件方位、布線等需要考慮的問題。模擬版圖是在注重電路性能的基礎上去優化尺寸的，面積在某種程度上說仍然是一個問題，但不再是壓倒一切的問題。在模擬電路版圖設計中，性能比尺寸更重要。另外，模擬集成電路版圖設計師作為前端電路設計師的助手，經常需要與前端工程師交流，看是否需要版圖匹配、布線是否合理、導線是否有大電流流過等，這就要求版圖設計師不僅懂工藝而且能看懂模擬電路。

3.逆向版圖設計。集成電路逆向設計其實就是芯片反向設計。它是通過對芯片內部電路的提取與分析、整理，實現對芯片技術原理、設計思路、工藝制造、結構機制等方面的深入洞悉。因此，對工藝了解的要求更高。反向設計流程包括電路提取、電路整理、分析仿真驗證、電路調整、版圖提取整理、版圖繪制驗證及后仿真等。設計公司對反向版圖設計的要求較高，版圖設計工作還涵蓋了電路提取與整理，這就要求版圖設計師不僅要深入了解工藝流程；而且還要熟悉模擬電路和數字標準單元電路工作原理。

三、教學實現

1.數字版圖。數字集成電路版圖在教學時，一是掌握自動布局布線工具的使用，還需要對UNIX或LINUX系統熟悉，尤其是一些常用的基本指令；二是數字邏輯單元版圖的設計，目前數字集成電路設計大都采用CMOS工藝，因此，必須深入學習CMOS工藝流程。在教學時，可以做個形象的PPT，空間立體感要強，使學生更容易理解CMOS工藝的層次、空間感。邏輯單元版圖具體教學方法應當采用上機操作并配備投影儀，教師一邊講解電路和繪制版圖，一邊講解軟件的操作、設計規則、畫版圖步驟、注意事項，學生跟著一步一步緊隨教師演示學習如何畫版圖，同時教師可適當調整教學速度，適時停下來檢查學生的學習情況，若有錯加以糾正。這樣，教師一個單元版圖講解完畢，學生亦完成一個單元版圖。亦步亦趨、步步跟隨，學生的注意力更容易集中，掌握速度更快。課堂講解完成后，安排學生實驗以鞏固所學。邏輯單元版圖教學內容安排應當采用目前常用的單元，并具有代表性、擴展性，使學生可以舉一反三，擴展到整個單元庫。具體單元內容安排如反相器、與非門/或非門、選擇器、異或門/同或門、D觸發器與SRAM等。在教授時一定要注意符合行業規范，比如單元的高度、寬度的確定要符合自動布局布線的要求；單元版圖一定要最小化，如異或門與觸發器等常使用傳輸門實現，繪制版圖時注意晶體管源漏區的合并；大尺寸晶體管的串并聯安排合理等。

2.模擬版圖。模擬集成電路版圖設計更注重電路的性能實現，經常需要與前端電路設計工程師交流。因此，版圖教學時教師須要求學生掌握模擬集成電路的基本原理，學生能識CMOS模擬電路，與前端電路工程師交流無障礙。同時也要求學生掌握工藝對模擬版圖的影響，熟練運用模擬版圖的晶體管匹配、保護環、Dummy晶體管等關鍵技術。在教學方法上，依然采用數字集成電路版圖的教學過程，實現教與學的同步。在內容安排上，一是以運算放大器為例，深入講解差分對管、電流鏡、電容的匹配機理，版圖匹配時結構采用一維還是二維，具體是如何布局的，以及保護環與dummy管版圖繪制技術。二是以帶隙基準電壓源為例，深入講解N阱CMOS工藝下雙極晶體管PNP與電阻匹配的版圖繪制技術。在教學時需注意晶體管與電阻并聯拆分的合理性、電阻與電容的類型與計算方法以及布線的規范性。

3.逆向版圖設計。逆向集成電路版圖設計需要學生掌握數字標準單元的命名規范、所有標準單元電路結構、常用模擬電路的結構以及芯片的工藝，要求學生熟悉模擬和數字集成單元電路。這樣才可以在逆向提取電路與版圖時，做到準確無誤。教學方法同樣還是采用數字集成電路版圖教學流程，達到學以致用。教學內容當以一個既含數字電路又含模擬電路的芯片為例。為了提取數字單元電路，需講解foundry提供的標準單元庫里的單元電路與命名規范。在提取單元電路教學時，說明數字電路需要歸并同類圖形，例如與非門、或非門、觸發器等，同樣的圖形不要分析多次。強調學生注意電路的共性、版圖布局與布線的規律性，做到熟能生巧。模擬電路的提取與版圖繪制教學要求學生掌握模擬集成電路常用電路結構與工作原理，因為逆向設計軟件提出的元器件符號應該按照易于理解的電路整理，使其他人員也能看出你提取電路的功能，做到準確通用規范性。

集成電路版圖設計教學應面向企業，按照企業對設計工程師的要求來安排教學，做到教學與實踐的緊密結合。從教學開始就向學生灌輸IC行業知識，定位準確，學生明確自己應該掌握哪些相關知識。本文從集成電路數字版圖、模擬版圖和逆向設計版圖這三個方面就如何開展教學可以滿足企業對版圖工程師的要求展開探討，安排教學有針對性。在教學方法與內容上做了分析探討，力求讓學生在畢業后可以順利進入IC行業做出努力。

版圖設計論文:做好凹版圖文設計 提高印品質量

在凹版印前制作中，需要對客戶設計好的圖文進行適當地修改，使其盡可能滿足凹印的要求。其中，線條、文字和色彩等都是重要的考查對象，只有設計和控制合理，才能達到理想的印刷效果。下面，筆者將談一談我公司凹版圖文設計的要點，供同行參考。

文字和線條設計

文字和線條的設計一般應注意以下3個方面。

（1）由于較細小的文字和線條在印刷時不宜采用多色套印，所以，不能在套色圖案上設計更加細小的反白字，且不宜在套色圖案上留白后，再套印其他細小的文字，否則會增加套印難度。

（2）文字字號不應小于5號字，字高不得小于2mm；線條線寬不得小于0.1mm，但如果采用金屬油墨印刷，考慮到金屬油墨顆粒太大，在印刷時較難呈現理想的效果，所以其線條線寬就要大于0.1mm；細小的線條、文字等在設計時需要加上寬度為0.02mm的實邊，加上實邊后這些文字和線條本身的寬度應保持不變。

（3）文字與底圖之間的壓邊在印刷時往往容易出現變色問題，如果客戶不能接受這種問題，在圖文設計時就要在文字邊緣加白邊，且白邊寬度不得小于0.3mm。

色彩控制

（1）對人像等套印精度要求較嚴的圖像，在圖文設計時黃品青各色之間盡量不要加入其他色彩。

（2）印品上條形碼的色彩多以黑色、深藍色為主，不宜采用金屬油墨或淺色油墨印刷。另外，條形碼的大小應符合國家要求，為保證條形碼印刷的完整性及清晰度，條形碼的線條方向應盡量與版輥圓周方向一致。

（3）在油墨色彩能夠達到客戶要求的前提下，設計圖文時盡量不使用疊色，例如，如果直接采用黑色掛網能夠滿足色彩要求的話，就不要選擇由黃品青疊加而得到的黑色；過渡網能通過改變加網線數來達到色彩漸變效果的話，就不需要采用多色疊加去完成。

其他方面

加網時必須充分考慮80%和5%這兩個色彩跳躍區，漸變掛網時最小網點極限應在10%以上，可印刷的最小網點面積率為15%～25%，盡量不要做大面積掛淺網，以免大批量印刷時造成網點丟失。另外，透明油墨和金屬油墨必須要采用專色版，大面積實地底色最好要與網目調圖案分開制版，且盡量采用專色版。